• 市场方案
  • 技术解决方案
  • 设计和服务
  • 新闻和活动
  • 技术资料和文档
  • 关于我们
  • 更多

公司博客

7纳米节点选择众多

 

在Gary Patton任职CTO不久后,我向他问及7纳米逻辑节点,他着重提到两点:一是执行力。对此Patton实行了一套更紧凑的操作框架,配上了为顾客准时供应7纳米平台的时间表。

二是性能表现。Patton详细介绍了对表现进步的渴求,并介绍了格芯如何通过注入来自IBM的数百人的技术人员来增强技术实力的。“IBM技术开发组的目的就在于提供优异的性能表现,”Patton说道,他承诺格芯7纳米的技术将领先于整个晶圆制造行业。

最近,我与负责纳米业务的先进技术发展部副总裁D.K.Sohn取得联系,他领导着位于纽约州马耳他的8号晶圆厂。在格芯发展部主导14纳米研发的2年时间里,Sohn强调有3个关于提高7纳米FinFET性能的挑战。第一,Sohn称之为“性能进步的基础”,挑战在于如何形成鳍型,连接点是如何设计成低阻值的,还有低k系数模块的加工设计。

【摘自:格芯】7纳米FinFET创新设备科技,根据细节分析结果和采取过往技术经验。

 

当其他人都在讨论如何将鳍建得更高的时候,Sohn说:“我们计划将鳍型设计保持在获得DC增益与寄生电容带来的AC损失之间的平衡上。通过14纳米批量生产的增加,我们获得大量创造鳍型模块和减少支撑控制问题的经验。”

第二个挑战来自压力工程,对此Sohn表示:“仍有机会”改进载流子迁移率。可是,当晶体管面积减小,“从量产角度”看,填充锗作为PMOS压力器的空间也在减小。

一个关于7纳米以及更先进的产品的方案还在研究当中,这就是在PMOS晶体管的鳍内转移到矽鍺通道上。Sohn说:“对于PMOS,我们一直在研究矽鍺鳍,其研究进展非常鼓舞人心。我们利用测试掩膜组,并已经获得了多项的研究。所以,我们仍在考虑这也许是提供独特性能的另一条路。”

在NMOS这边的辩论也同样激烈,因为大多公司使用的氮化物压力器在NMOS上同样缺少足够的空间。有一种解决方法是添加应力缓冲层(SRB),目前此技术包括正在纽约州奥尔巴尼IBM联盟等地进行地研究

Sohn说,将SRB带入NFET,以及将SiGe通道带入PFET,都属于我们能参与的下一轮性能表现提升的措施。当然,这是我们的研究部门与IBM有良好的合作的事例。同时,加强内部的执行能力也提供了极大的帮助。”

对于向7纳米技术的转移,业界目前讨论最激烈的话题是EUV光刻将在何时准备好。某家晶圆制造商表示它们从一开始就将依赖于EUV,而晶圆制造商厂表示他们讲会在7纳米生产的后期(在风险生产中使用在使用多重模板)引入EUV。

格芯7纳米生产线的经理Mike Chen说,EUV平台展现出了巨大的进步。格芯正在为位于纽约州马耳他的8号晶圆厂准备EUV批量制造的基础建设,以满足行业需求。“我们将迎来EUV技术的成熟,并降低成本与加快周期,”Chen说。

Chen说,他们一直以来的目标在于向顾客保持 “公开透明”。因为在初始阶段应用多重模板曝光(MP)之后,大批量设计转向了EUV技术。“顾客可以进行直接转化,而无需(设计工具层面的)染色调整。”

一旦EUV为生产做好准备,模板曝光将变得更为简化。“可以想象生产(从光学MP向EUV单层印刷转化)将更加透明化。”另一方面,从无染色单层曝光处理到多重模板曝光机制,将是更加困难的转化。并且由于EDA行业已经在过往的节点上为多重模板曝光开发出了设计软件,在7纳米上继续使用多重模板曝光并不会成为设计组的负担。

线中端(MEL)内的鳍片制造和内连接层需要多重模板曝光,是最适合进行转换的层次。顾客已为产品的开发投入,并迫不及待看到EUV的上线。

转用EUV将简化制造过程,加快工厂生产周期。“在EUV的前几年,成本降低并不重要,重要的是减少多重曝光的步骤和加快周期。我们最初的产品,7纳米的启动,并不依赖于EUV。但是我们的愿景是当EUV可用的时候,它将会被用在7纳米技术上。”Chen如此说道。

【摘自:格芯】格芯的尺寸进化模式,2.5D、3D封装方案

 

 

在设计尺寸缩减的同时,内连接吸引了大量的关注,最基本的原因就是来自于细金属线带来的高电阻。因为从晶体管到后端的连接需要用到相对更厚的钨线,后端或线中端成为了限制性能的区域。

Chen说:“当我们缩小尺寸时,电阻和电容都在向错误的方向发展。我们相信如果我们继续使用传统的内连接材料(钨),更多的电流将被困在晶体管内无法流出。电流将被线中端的寄生元件消耗,而寄生元件正成为决定性元件,这是在历史上没有出现过的问题。”

将钴基线中端内连接引入可极大降低导线厚度,是其中一种可行的办法。在8号晶圆厂领导制程集成的技术开发部副总管Rohit Pal说,相比钨,厚度的降低可允许填充更大量的材料。并且,钴的阻值小50%。

Sohn说,由于使用包括清理技术在内的对矽化物,半导体行业对使用钴具有丰富经验。但是是否将其用于7纳米技术还值得商榷。我们曾将这作为制程发展方向,可是也还是存在对集成机制进行调整的考虑。

About Author

Dave Lammers

Read more
回到顶部

上一篇文章

下一篇文章