• 市场方案
  • 技术解决方案
  • 设计和服务
  • 新闻和活动
  • 技术资料和文档
  • 关于我们
  • 更多

公司博客

异构战略日渐盛行

随着传统市场走向下坡路和摩尔定律的逐渐失效,半导体行业正在不断革新,力求了解人工智能、自动驾驶汽车、物联网等新市场的需求。

而其中最奇特的也许当属人工智能,因为它的计算范式与传统的“处理器-内存”方法有着明显差异。在近期于旧金山举办的国际电子器件大会上,法国研究员Damien Querlioz在谈及“神经形态计算的新型器件技术”时说道,“长期以来,模式识别和认知任务都是计算机的弱点,比如识别和解读图像、理解口语、自动翻译等。”

大约从2012年起,训练和推理阶段的人工智能技术开始加速发展,但当使用传统计算架构时,功耗仍是一个巨大挑战。Querlioz是法国国家实验室CNRS的一名研究员,他举了一个活生生的例子:2016年Google的AlphaGo与围棋世界冠军李世石之间的著名围棋大战。李世石的大脑在比赛中消耗了大约20瓦,而AlphaGo估计需要超过250,000瓦才能使其CPU和GPU保持运转。

虽然从那以后Google和其他公司均在功耗方面做出了改进,但越来越多的工作开始侧重于为神经形态计算技术设计耗电更少的新器件。

Ted Letavic是格芯的高级战略营销人员,他表示,回想人工智能的各个阶段,从改进传统计算技术,到设计耗电更少的全新器件和架构,在整个过程中,先进高效的封装将发挥关键作用。

Letavic称:“人工智能时代正在逐步到来,我们可以利用现有的技术,再加上衍生技术,通过DTCO(设计技术协同优化)进行全面优化,一直深入到位单元设计层面。”格芯的技术人员正在努力降低14/12 nm FinFET平台的功耗并提升其性能,所采用的办法包括双功函数SRAM、更快且功耗更低的累加运算(MAC)元件、对SRAM的更高带宽访问等。基于FD-SOI的FDX处理器的功耗也将降低,尤其是在部署背栅偏置技术时。Letavic表示,设计师掌握了这些技术后,客户便可以“重新设计功耗包络更低的人工智能固有元件,甚至达到7 nm”。

除了这些DTCO改进以外,全球各地也在开展其他研发工作,希望实现基于相变存储器(PCM)、阻性RAM (ReRAM)、自选扭矩转换磁性RAM (STT-MRAM)和FeFET的嵌入式内存与内存中计算解决方案。Querlioz在IEDM专题会议上提到,在IBM Almaden研究中心,由Jeff Welser领导开发的基于PCM的芯片已取得显著进展,而基于STT-MRAM和ReRAM的人工智能处理器也前景光明。Querlioz表示:“现在,我们极有可能成功为认知类型的任务和模式识别重新发明电子器件。”

Letavic称,降低功耗的道路还很长,对于推理处理而言尤其如此,而这正促使众多初创公司开发新的人工智能解决方案,格芯也与其中部分公司及长期合作伙伴AMD和IBM保持着密切合作关系。

 


Letavic认为:“凭借对冯诺依曼计算模式的DTCO改进,我们只能发展到这一步。除了分类逻辑和内存,下一步是发展内存中计算和基于模拟的计算。”此外,为计算行业服务了35年的指令集架构(ISA)将需要被新的软件堆栈和算法取代。他说道:“对于特定领域的计算,必须重新发明软件。IBM对软件堆栈有着深刻的见解。”

“各方都必须一同转向人工智能。格芯将与主要客户紧密合作,我们不能将算法与技术分开,”Letavic在谈及该系统技术协同优化(STCO)方面的紧密合作时说道,“随着我们迈入计算发展的第四个时代,STCO将是DTCO的自然延伸。我们将朝着特定领域的计算发展,共同迎接这一转变。”

封装帮助降低成本

虽然芯片的发展——包括栅极堆叠、FD-SOI和STT-MRAM中的双功函数金属——将提高性能,但Letavic指出,随着公司转而使用针对各功能优化工艺制造的链路异构器件,封装将扮演同样重要的角色。“我认为,20年后,2.5D和3D将成为主流。封装技术将跟芯片一样,呈现出更多差异化。”

资料来源:格芯

Kevin Krewell是Tirias Research的首席分析师,他表示,当公司将两个或多个小芯片放到单个封装中时,使用Advanced Micro Devices完成的工作将为格芯带来优势。早些时候,AMD和Intel将AMD Radeon图形处理器与Intel CPU结合在单个封装中。现在,AMD正利用Infinity Fabric互连技术增强Epyc服务器CPU系列。即将推出的“Rome”服务器处理器将采用多个CPU和缓存内存芯片内核,将那些7nm部件连接到格芯制造的14nm小芯片,为DRAM和PCI总线提供I/O链路。

Krewell表示,通过划分任务并使用针对各功能的优化工艺,基于高速链路连接的小芯片将改变多个市场的处理器制造方式,他还提到Nvidia、Intel等其他公司均支持高速芯片到芯片链路。

Krewell称:“通过在小芯片设计中混合使用多个工艺节点,我的确看到了更多问题。尤其是I/O不能很好地扩展到7 nm,而且即使在7nm中,那些功能也会占用大量空间。有时,将I/O功能放在旧芯片中是合理之举。以前,作为提升晶圆厂利用率战略的一部分,PC芯片组是在N减1工艺中制造的。将功能放在可处理I/O的正确工艺节点中非常有意义,每个晶体管的费用也没有那么贵。”

Letavic表示,系统公司需要使用各种先进封装形式的异构集成,包括插入器、垂直硅过孔(TSV)、特殊层压板、扇出等。这一战略也将为光子连接带来好处,因为光电子器件提供的比特率可能比一些电气连接支持的比特率更高。

Bob O’Donnell是市场调查公司TECHnalysis的首席分析师,他表示,在全行业标准敲定之前,小芯片战略仍有很长的路要走。在此之前,AMD等公司将利用他们自己的内部技术将多个小芯片连接到SoC中。

“在某一时刻,复杂性变得难以应对,然后公司重新开始着手简化。问题在于要向多个供应商推出丰富的生态系统,允许封装公司对来自不同公司的不同部件进行封装。这些标准尚未敲定。”

O’Donnell表示,之所以要使用针对各功能的优化工艺,是因为在7nm工艺中设计和制造大型SoC的成本非常高。

“有趣的是,小芯片的基本概念是我们将过去集成在一起的东西分开。行业能够将系统集成到更小的组件中,一直发展到SoC,能够将几乎所有元件整合到单个芯片中。但是现在,这种趋势逐渐放缓,因为从技术角度来看,难度越来越大。7nm设计的成本非常高,从制造的角度来看,这项挑战近乎疯狂。”

Letavic指出,先进的封装技术将“在芯片级别和系统级别提供优势。我们已经在数据中心见证了这一点。它将不断发展下去,影响范围也将越来越大。”

关于作者

Dave Lammers是固态技术特约撰稿人,也是格芯的Foundry Files的特约博客作者。他于20世界80年代早期在美联社东京分社工作期间开始撰写关于半导体行业的文章,彼时该行业正经历快速发展。他于1985年加入E.E. Times,定居东京,在之后的14年内,足迹遍及日本、韩国和台湾。1998年,Dave与他的妻子Mieko以及4个孩子移居奥斯丁,为E.E Times开设德克萨斯办事处。Dave毕业于美国圣母大学,获得密苏里大学新闻学院新闻学硕士学位。

了解更多
回到顶部

上一篇文章

下一篇文章